• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Es wird ein Verfahren angegeben, das die Verfüllung von Isolationsgräben unter ausschließlicher Nutzung von CMOS-Standardprozessen ermöglicht. Dabei wird zur Grabenverfüllung nur Siliziumdioxid verwendet. Es verbleiben Hohlräume im Grabeninneren, was aus Gründen der Reduzierung elastischer Spannungen als Vorteil angesehen wird. Die Tiefenlage des Verschlusspunktes eines verbleibenden Hohlraumes ist steuerbar. Der Verschlusspunkt wird so tief unter die Oberfläche gelegt, dass ein nachträgliches Öffnen der Hohlräume bei den folgenden Prozessschritten sicher verhindert wird. Das Verschließen des verbleibenden Hohlraumes erfolgt mit einem Abscheidungsverfahren, das bei niedrigem Druck arbeitet. Das Verfahren zur Verfüllung von Isolationsgräben nutzt CVD-Abscheidungen und RIE-Ätzungen.
    公开号:DE102004005804A1
    申请号:DE200410005804
    申请日:2004-02-06
    公开日:2005-09-08
    发明作者:Karlheinz Freywald
    申请人:X Fab Semiconductor Foundries GmbH；
    IPC主号:H01L21-762
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren zur Herstellung von verfüllten Isolationsgräben in Silizium unterNutzung von CMOS-Standardprozessen zur Realisierung dielektrischisolierter Gebiete (Isoliergräben;Trenngräben)auf einer SOI-Scheibe. Dabei wird zum Verfüllen ausschließlich Siliziuimdioxidverwendet. Das Verfahren führtzu hermetisch verschlossenen Hohlräumen im Graben. Diese verbleibendenHohlräumesind bezüglichder Reduzierung von elastischen Spannungen vorteilhaft. Das Verfahrengewährleistetdie Verfüllungfür Gräben mitkleinem bis zu sehr großemAspektverhältnisund mit verschiedenen Winkeln der Seitenwände.
    [0002] DiegewöhnlichenTrenngräbenzur dielektrischen Isolation von verschiedenen Schaltungsteilen erfüllen imallgemeinen nicht die Anforderungen von mikroelektromechanischenSystemen (MEMS) in Bezug auf Stressminimierung und Einsatz einesgleichartigen Verfüllmaterials,das bei Bedarf nachträglich auchwieder hoch selektiv gegenüberSilizium an definierten Stellen entfernt werden kann.
    [0003] Diemeisten herkömmlichenVerfahren gehen davon aus, verbleibende Hohlräume zu vermeiden. Das geschiehtdadurch, dass Engstellen bei der Grabenverfüllung entweder vermieden werden (V-förmige Grabenprofile,spezielle Abscheideverfahren) oder aufgetretene Engstellen wiederdurch gezieltes Rückätzen entferntwerden.
    [0004] DieVerhinderung von Hohlräumenwird herkömmlichdurch eine V-förmigeGrabengeometrie mit spezieller Kantengestaltung ermöglicht,siehe Patent US 6,180,490B1 . Auch in diesem Fall ist das Aspektverhältnis deszu verfüllendenGrabens begrenzt.
    [0005] BekannteMethoden zur Grabenisolation von Halbleiterbauelementen nutzen flacheGräben,die in den meisten Fällenfrei von Hohlräumensein sollen. Im Patent US6,261,921 B1 wird ein solches Verfahren beschrieben, dasfür flacheGräbenanwendbar ist, einen V-förmigenGraben verwendet, und zur zusätzlichenKantenrücksetzungeine Siliziumnitridschicht verwendet.
    [0006] ImPatent US 2002/0076915 A1 wird eine Verfüllung mit Polysilizium, dasauf einer Isolierschicht abgeschieden wird, beschrieben. DiesesVerfahren wird fürSOI-Scheiben zurHerstellung von integrierten Schaltungen angewendet, erlaubt aber ebenfallskeine hohen Aspektverhältnissedes zu verfüllendenGrabens. Als Besonderheit wird hier ein Aufweiten der Grabenöffnung durchRückätzen von überstehendemMaterial an der Grabenöffnung,das sich bei der Verfüllungungewollt bildet, zur Vermeidung von Hohlräumen beschrieben.
    [0007] Ein ähnlichesVerfahren, jedoch fürGräben imHalbleiter (keine SOI-Scheibe) wird für sehr flache Gräben miteiner Tiefe von weniger als 1 μmim Patent US 6,140,207 beschrieben.Hier wird ebenfalls eine Aufweitung der Grabenöffnung durch eine Schräge im Siliziumrealisiert.
    [0008] ImPatent US 5,872,058 wirdein spezielles Abscheideverfahren für eine dielektrische Isolierschicht(SiO2 oder ein anderes Material) angegeben. Dieses Verfahren nutztspezielle Abscheidebedingungen wobei die Abscheiderate und die Ätzrate mit unterschiedlichenGaskonzentrationen so eingestellt werden, dass Engstellen im Grabenbeim Verfüllen vermiedenwerden, und so eine weitgehend hohlraumfreie Verfüllung vonGräbenermöglichtwird. Das Aspektverhältniswird mit 3 : 1 oder größer angegeben.Ein Verfüllenvon A-förmigenGrabenstrukturen erscheint auch hier nicht ohne bleibende Hohlräume möglich.
    [0009] Zweckder Erfindung ist die kostensparende Realisierung von dielektrischisolierten Trenngräben (Isolationsgräben) imRahmen der CMOS-Technologie fürein möglichstgroßesSpektrum von Grabenformen (verschiedene Aspektverhältnisseund unterschiedliche Winkel der Grabenwände (V- und A- Form), die zurScheibenoberflächehin hermetisch dicht verschlossen sind.
    [0010] DerErfindung liegt die Aufgabe zu Grunde, ein Verfahren anzugeben,das zur Auskleidung (Füllung)von Isolationsgräbenin einer Siliziumscheibe nur Verfahrensschritte der CMOS-Standardtechnologiebenutzt. Die dabei zwangsläufigentstehenden Hohlräumeim Isoliergraben sind vorteilhaft, da durch sie Stress vermiedenwerden kann. Das Verfahren muß sogestaltet werden, dass der Verschlußpunkt der Hohlräume zurScheibenöberfläche hinso tief unter die Scheibenoberflächegelegt wird, dass bei nachfolgenden Prozessschritten ein Öffnen derHohlräumesicher verhindert wird.
    [0011] Gelöst wirddiese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen.
    [0012] DerGegenstand des Anspruchs 1 weist die Vorteile auf, dass der Punkt,an welchem ein Resthohlraum im Isoliergraben hermetisch dicht verschlossenwird (Verschlußpunkt)vorbestimmt werden kann, wobei die bei anderen verfahren störende Tatsacheausgenutzt wird, dass sich das SiO2 in der Nähe von Kanten (Übergänge vonzur Oberflächeparallelen Flächenzu Flächenmit vertkalem Anteil:Grabenflanken) stärker abscheidet, d. h. dieDicke der ageschiedenen SiO2-Schicht mit der Isoliergrabentiefeabnimmt, wodurch sich die größte Verengung desGrabens stets in der Näheder Kante ausbildet.
    [0013] Dasich die Verengung nahezu unabhängig vonder Grabentiefe (Aspektverhältnis)und nahezu unabhängigvom Winkel der Grabenwändein der Näheder Siliziumoberflächeausbildet, wird damit erfindungsgemäß auch die Lage (Tiefe) desVerschlusspunktes unabhängigvon der Grabengeometrie definiert realisierbar. Daher ist diesesVerfüllverfahrensehr allgemein einsetzbar.
    [0014] DieAbscheide- und Ätzbedingungenmüssenselbstverständlichan die jeweilige Grabengeometrie angepaßt werden. Das Verfahren arbeitetnur mit SiO2-Abscheidungen und es sichert, dass oberhalb des Verschlußpunkteskeine neuen Hohlräume mehrentstehen können.
    [0015] VerteilhafteAusgestaltungen des Gegenstandes des Anspruchs 1 sind in den Unteransprüchen gegeben.
    [0016] Nachfolgendsoll die Erfindung anhand eines Ausführungsbeispiels in schematischerDarstellung nähererläutertwerden.
    [0017] Esbedeuten:
    [0018] 1a, 1b eineDarstellung des zu verfüllendenGrabens nach der Grabenätzungim Silizium und nach Entfernung der Lack- oder oxidischen Ätzmaskefür dieGrabenätzungbei unterschiedlichen Oberflächender Halbleiterscheibe,
    [0019] 2a, 2b eineDarstellung des teilweise verfülltenGrabens nach der ersten Verfüllungmit Siliziumdioxid,
    [0020] 3a, 3b eineDarstellung des teilweise verfülltenGrabens nach dem anisotropen Ätzen vonSiliziumdioxid,
    [0021] 4a, 4b dasErgebnis nach der zweiten Grabenverfüllung mit hermetisch dichtemVerschluss.
    [0022] 1a und 1b zeigenden im Silizium (1) geätzenGraben (2) nach Entfernen einer Lack- oder oxidischen Ätzmaske.Das heißt,dass die Siliziumoberfläche(3) bzw. die Polysiliziumoberfläche (4) oxidfrei sind.
    [0023] In 1b liegtunter Polysilizium (6) ein Oxid (5), was erstbei späterenProzess-Schrittennach der Grabenverfüllungvon Bedeutung ist.
    [0024] In 2a und 2b istschematisch die Siliziumdioxidschicht (7) dargestellt,die sowohl auf der Oberflächeals auch an den Seitenwändenabgeschieden wurde. Dabei zeigt sich eine Einengung (8), diefür weitereVerfüllungenungeeignet oberhalb der Siliziumoberfläche liegt. Der teilweise verfüllte Graben(9) ist noch nicht verschlossen und verbreitert sich nachunten hin.
    [0025] 3a und 3b zeigeneine schematische Darstellung vom Ergebnis der anisotropen Ätzung desSiliziumdioxids, die mit hoher Selektivität gegenüber Silizium erfolgt. Die anisotrope Ätzung trägt das Siliziumdioxidbevorzugt in senkrechter Richtung zur Oberfläche ab. Unterschnittene Bereichewerden am wenigsten geätzt.Daher bleiben die Reste der Verfüllungan den Seitenwänden(7a) in skizzierter Weise stehen und bilden nunmehr eine Engstelle(8a), die unterhalb der Siliziumoberfläche (3) bzw. Polysiliziumoberfläche (4)liegt.
    [0026] 4a, 4b zeigenschematisch das Ergebnis nach abgeschlossener Grabenverfüllung mit Siliziumdioxid(10). Der Verschlusspunkt (12) liegt deutlichtiefer als die Siliziumoberfläche(3) bzw. Polysiliziumoberfläche (4). Dagegen befindetsich die Kerbenspitze (13) im verfüllten Bereich deutlich höher alsdie Siliziumoberfläche(3) bzw. Polysiliziumoberfläche (4), was für eine nachfolgendePlanarisierung von Bedeutung ist. Der verbleibende Hohlraum (11)ist hermetisch von der Oberflächeabgedichtet und enthältkein Gas, da ein Niederdruckverfahren zur Siliziumdioxid-Abscheidung verwendetwurde. Die Dichtungsstelle (14) weist keine weiteren Hohlräume auf,wenn die Geometrie (Grabenbreite, Absenkungstiefe des Verschlußpunktes)definiert gewähltwerden.
    [0027] (gleicheBezeichnungen fürgleiche Elemente in unterschiedlichen Figuren)
    1 Silizium 2 geäzter Grabenim Silizium, 3 Siliziumoberfläche nachEntfernen der Ätzmaske 3a Siliziumoberfläche nachEntfernen des ersten Verfülloxides 3b Siliziumoberfläche, abgedecktdurch das zweite Verfülloxid 4 Poly-Siliziumoberflächenach Entfernen der Ätzmaske 4a Poly-Siliziumoberflächenach Entfernen des ersten Verfülloxides 4b Poly-Siliziumoberfläche,abgedeckt durch das zweite Verfülloxid 5 Oxidschicht 6 Polysiliziumschicht 7 Oxidschichtnach erstem Verfüllendes Grabens 7a Oxidschichtnach Rückätzen desersten Füll Oxides8 SchmalsteStelle, liegt höherals das Niveau der Siliziumoberfläche 8a SchmalsteStelle nach Rückätzen desersten FüllOxides 9 TeilweiseverfüllterGraben währenddes technologischen Ablaufs 10 Oxidschichtnach zweitem Verfüllendes Grabens 11 VerbleibenderHohlraum 12 Verschlußpunkt tieferals das Niveau der Siliziumoberfläche 13 Spitzeder Einkerbung der zweiten Oxidverfüllung 14 Stelleder hermetischen Abdichtung
    权利要求:
    Claims (5)
    [1] Verfahren zur Herstellung von dielektrisch isolierendenTrenngräben(Isoliergräben),zur elektrischen Trennung von Gebieten unterschiedlicher Potentiale,insbesondere von Bauelementstrukturen auf SOI-Scheiben unter Zulassungvon durch die Isolatorfüllungdes Trenngrabens innerhalb desselben gebildeten Hohlräumen beihermetisch dichtem Verschluß derHohlräumezur Halbleiterscheibenoberflächehin, gekennzeichnet durch die nach der Herstellung des Grabens nachfolgendeReihe von CMOS-Verfahrensschritten: – Ausführung eines ersten Füllschrittesdurch eine auf die Grabengeometrie angepaßte gesteuerte SiO2-Abscheidung,vorzugsweise mit einem CVD-Verfahren,wobei an den Grabenwändeneine sich in Richtung obere Grabenkante verdickende SiO2-Schichtergibt. – AnisotropeRIE-Ätzungder Oxidschicht in einem ersten Schritt bis zur Entfernung SiO2-Schichtauf der Scheibenoberflächeund von da an in einem zweiten Schritt fortgesetzt, gesteuert inAbhängigkeit vomgeometrischen Verlauf der SiO2-Schichtim Graben zur Entfernung der Oxidschicht im oberen Grabenbereichbis in eine definierte Tiefe, die den späteren Verschlußpunkt desHohlraumes bestimmt, in der sich eine Stufe ausbildet (Oxidabsenkungim Graben). – Ausführung einerzweiten SiO2-Abscheidung mit einem CVD-Niederdruckverfahren, wobeisich in der Näheder Stufe wieder bevorzugt SiO2 absetzt, was dann zum Verschluß einessich darunter befindlichen Hohlraumes führt, wonach der Prozeß abgeschlossenenwird, wenn der geschlossene Teil der SiO2-Schicht über demHohlraum bis überdie Scheibenebene hinausgewachsen ist. In bekannter Weise kannnach der Grabenschließung (Verfüllung) diePlanarisierung der Scheibenoberfläche vorgenommen und die technologischeSchrittfolge fortgesetzt werden.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass das Rückätzen derersten Grabenverfüllungim Gebiet außerhalbdes Grabens auf einer Polysiliziumschicht endet, die auf einer Siliziumdioxidschichtoder Mehrfachisolatorschicht aufgebracht wurde.
    [3] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass bei der ersten und der zweiten SiO2-Abscheidung das gleicheVerfahren eingesetzt wird.
    [4] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass bei der ersten und der zweiten SiO2-Abscheidung verschiedeneVerfahren, die z. B. eine gute oder weniger gute isotrope Isolatorabscheidunggewährleisten,eingesetzt werden.
    [5] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass dieses auch fürSOI-Scheiben Anwendungfindet, in deren oberhalb der Oxidschicht befindlichen Halbleiterschichtauch mikroelektromechanische Systeme (MEMS) vorhanden sind.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9859818B2|2018-01-02|Micro-device with a cavity
    JP5889091B2|2016-03-22|制御された雰囲気を有する電気機械的システム及びこのシステムを製造する方法
    EP0258311B1|1991-06-12|Verfahren zur herstellung von isolationsgräben in einem halbleiter
    EP0000897B1|1981-12-23|Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
    US7994605B2|2011-08-09|Isolation structure for semiconductor integrated circuit substrate
    US7435661B2|2008-10-14|Polish stop and sealing layer for manufacture of semiconductor devices with deep trench isolation
    DE69930099T2|2006-08-31|Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe
    US6808953B2|2004-10-26|Gap tuning for surface micromachined structures in an epitaxial reactor
    US6770506B2|2004-08-03|Release etch method for micromachined sensors
    CN100394539C|2008-06-11|具有soi基片的微机电系统的锚固件及其制造方法
    EP2324496B1|2018-10-10|Halbleiteranordnung mit isolationsgrabenauskleidung und diesbezügliche herstellungsverfahren
    DE10226883B4|2010-07-15|Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium
    US9458009B2|2016-10-04|Semiconductor devices and methods of forming thereof
    US7091104B2|2006-08-15|Shallow trench isolation
    EP1396016B1|2011-02-16|Isoliergraben und verfahren zu dessen herstellung
    KR101031990B1|2011-05-02|에피택시를 통해 반도체 장치들을 형성하는 방법
    US4876217A|1989-10-24|Method of forming semiconductor structure isolation regions
    US6218309B1|2001-04-17|Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
    US7049206B2|2006-05-23|Device isolation for semiconductor devices
    US6780337B2|2004-08-24|Method for trench etching
    US6913941B2|2005-07-05|SOI polysilicon trench refill perimeter oxide anchor scheme
    US7052623B1|2006-05-30|Method for processing silicon using etching processes
    DE10219398B4|2007-06-06|Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
    US20120256308A1|2012-10-11|Method for Sealing a Micro-Cavity
    US5629237A|1997-05-13|Taper etching without re-entrance profile
    同族专利:
    公开号 | 公开日
    EP1716593A1|2006-11-02|
    US20080277755A1|2008-11-13|
    DE102004005804B4|2007-04-05|
    WO2005076344A1|2005-08-18|
    US7989310B2|2011-08-02|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US20020076915A1|1996-04-23|2002-06-20|Harris Corporation|Wafer trench article and process|
    US5872058A|1997-06-17|1999-02-16|Novellus Systems, Inc.|High aspect ratio gapfill process by using HDP|
    US6140207A|1998-03-06|2000-10-31|Lg Semicon Co., Ltd.|Method of isolating semiconductor devices|
    US6180490B1|1999-05-25|2001-01-30|Chartered Semiconductor Manufacturing Ltd.|Method of filling shallow trenches|
    US6261921B1|1999-07-31|2001-07-17|Taiwan Semiconductor Manufacturing Co., Ltd.|Method of forming shallow trench isolation structure|
    US20030022522A1|2001-07-13|2003-01-30|Yukio Nishiyama|Method for manufacturing semiconductor device|DE112007003051B4|2007-01-23|2012-12-20|Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.|Increased rigidity micromechanical device and method of making same|JPH01222457A|1988-03-01|1989-09-05|Fujitsu Ltd|Manufacture of semiconductor device|
    JPH0821619B2|1989-10-13|1996-03-04|株式会社東芝|半導体装置|
    US5759913A|1996-06-05|1998-06-02|Advanced Micro Devices, Inc.|Method of formation of an air gap within a semiconductor dielectric by solvent desorption|
    US6303464B1|1996-12-30|2001-10-16|Intel Corporation|Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer|
    KR100286126B1|1999-02-13|2001-03-15|윤종용|다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법|
    FR2826179A1|2001-06-14|2002-12-20|St Microelectronics Sa|Tranchee d'isolement profonde et procede de realisation|
    FR2830984B1|2001-10-17|2005-02-25|St Microelectronics Sa|Tranchee d'isolement et procede de realisation|
    US6812525B2|2002-06-25|2004-11-02|International Rectifier Corporation|Trench fill process|
    US6791155B1|2002-09-20|2004-09-14|Integrated Device Technology, Inc.|Stress-relieved shallow trench isolation structure and method for forming the same|US9013012B2|2013-03-05|2015-04-21|Stmicroelectronics Pte. Ltd.|Self-sealing membrane for MEMS devices|
    US9663354B2|2014-05-14|2017-05-30|Infineon Technologies Ag|Mechanical stress-decoupling in semiconductor device|
    法律状态:
    2005-09-08| OP8| Request for examination as to paragraph 44 patent law|
    2007-09-27| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410005804|DE102004005804B4|2004-02-06|2004-02-06|Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben|DE200410005804| DE102004005804B4|2004-02-06|2004-02-06|Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben|
    EP20050714947| EP1716593A1|2004-02-06|2005-02-05|Verf llung von isolationsgr ben unter nutzung von cmos-standardprozessen zur realisierung dielektrisch isolierter gebiete auf einer soi scheibe|
    US10/588,415| US7989310B2|2004-02-06|2005-02-05|Filling of insulation trenches using CMOS standard processes for creating dielectrically insulated areas on a SOI disk|
    PCT/DE2005/000197| WO2005076344A1|2004-02-06|2005-02-05|Verfüllung von isolationsgräben unter nutzung von cmos-standardprozessen zur realisierung dielektrisch isolierter gebiete auf einer soi scheibe|
    [返回顶部]